Το Lattice επιλέγει το FD-SOI και επανασχεδιάζει FPGAs για ενσωματωμένη όραση και άκρη AI

Παρόλο που βασίζονται σε ram και επομένως χρειάζονται εκκίνηση από τη γειτονική μνήμη, η εταιρεία έχει βρει έναν τρόπο να ενεργοποιήσει, να ρυθμίσει και να σταθεροποιήσει τις εξόδους των τσιπ μέσα σε 3ms από την ενεργοποίηση - επιτρέποντας την χρήση των FPGA, αποφεύγονται, όπως στον έλεγχο του κινητήρα, αντί των συμβατικών FPGA βασισμένων σε φλας, που παραδοσιακά γίνονται ταχύτερα.

Ονομάζεται CrossLink-NX, η οικογένεια "σχεδιάστηκε χρησιμοποιώντας τη νέα πλατφόρμα Lattice Nexus, η οποία συνδυάζει μια διαδικασία κατασκευής FD-SOI 28nm με μια νέα αρχιτεκτονική υφασμάτων FPGA σχεδιασμένη με πλέγμα, βελτιστοποιημένη για λειτουργία χαμηλής ισχύος σε ένα μικρό τύπο". εταιρεία.

"Υποστηρίζεται επίσης από μια βιβλιοθήκη λογισμικού σχεδιασμού, μπλοκ IP και σχέδια αναφοράς εφαρμογών", δήλωσε ο διευθυντής του Marketing στο Gordon Hands. "Αυτοί καθιστούν γρήγορο για τους προγραμματιστές να ενσωματώσουν τα CrossLink-NX FPGA σε νέα ή υπάρχοντα σχέδια Edge."

Μεταξύ των αρχιτεκτονικών αλλαγών σε σχέση με τις προηγούμενες προσφορές της και ιδιαίτερα για την επεξεργασία AI, η επιχείρηση αύξησε την αναλογία μνήμης σε 170bit / λογικό κύτταρο - προσθέτοντας μνήμη 0.5Mbit μαζί με τα μπλοκ των 18kbit που εισήγαγε πριν από λίγο και την παραδοσιακή κατανεμημένη μνήμη.

Τα υψηλής ταχύτητας σκληρυνόμενα (μη FPGA) και τα γρήγορα προγραμματιζόμενα IO, συμπεριλαμβανομένων των MIPI, PCIe και DDR3 για μνήμη, έχουν συμπεριληφθεί για να ταιριάζουν στις ενσωματωμένες εφαρμογές όρασης.

Σκλήρυνση

• 8 λωρίδες D-PHY σε 2,5Gbit / s
• μία λωρίδα PCIe στα 5Gbit / s

Γρήγορα προγραμματίζεται

• έως 12 MIPI D-PHY στα 1.5Gbit / s
• LVDS, subLVDS, SGMII
• DDR3 στα 1.066 Mbit / s
• έως 192 μονάδες βάσης συνολικά

Παράλληλα με το IO και τη μνήμη είναι DSP μπλοκ και είτε 17.000 ή 40.000 λογικά κύτταρα (τύπος LUT4)) ανάλογα με τη συσκευή (βλ. Πίνακα).

Τα αρχικά μέρη είναι τα CrossLink-NX-17 και -40
Το Lattice δίνει έμφαση στο μικρό ελάχιστο μέγεθος συσκευασίας
* διαθέσιμο κατά την εκτόξευση

Η διαδικασία των 28nm FD-SOI επιλέχθηκε μετά από "μιλήσαμε με εκατοντάδες διαφορετικές ομάδες σχεδιασμού προϊόντων" σύμφωνα με τα Hands, γεγονός που αποκάλυψε ότι οι πιο συνηθισμένες χρήσεις ήταν οι 5G comms, ενσωματωμένο όραμα, και πλατφόρμες που βασίζονται σε νέφος.

Η μετάβαση στο FD-SOI - που γίνεται στα fabs της Samsung - φέρνει αυτόματα μειωμένη κατανάλωση ισχύος μέσω μειωμένης χωρητικότητας παρασίτων, καθώς και δύο άλλα πλεονεκτήματα.

Ο πρώτος είναι ότι ο έλεγχος ηλεκτρικού πεδίου ολόκληρου του τσιπ είναι διαθέσιμος μέσω της πόλωσης του υποστρώματος ('back-biasing') - επιτρέποντας την ανταλλαγή της ταχύτητας της συσκευής για κατανάλωση ενέργειας. Σύμφωνα με τα χέρια, αυτό χρησιμοποιείται κατά τη διάρκεια της κατασκευής του προϊόντος και είναι διαθέσιμο στους χρήστες (αν και δεν είναι ενεργοποιημένη η διαμόρφωση της συσκευής μετά την αλλαγή της προκατάληψης).

Δεύτερον έρχεται πολύ μειωμένος ρυθμός μαλακών σφαλμάτων, επειδή τα γεγονότα άλφα σωματιδίων και ακτίνων γάμμα στο υποκείμενο υπόστρωμα δεν μπορούν πλέον να επηρεάσουν τα κανάλια των τρανζίστορ (βλ. Διάγραμμα). "Ο ρυθμός μαλακής σφάλματος είναι έως και 100 φορές χαμηλότερος από ό, τι σε παρόμοιους FPGAs, καθιστώντας την μια συναρπαστική λύση για εφαρμογές κρίσιμης σημασίας που πρέπει να λειτουργούν με ασφάλεια και αξιοπιστία. Η αρχική συσκευή CrossLink-NX έχει σχεδιαστεί για να υποστηρίζει σκληρά περιβάλλοντα που βρίσκονται σε υπαίθριες, βιομηχανικές και αυτοκινητοβιομηχανικές εφαρμογές ", σύμφωνα με την Lattice, η οποία αξιώνει 21,84 FIT (αποτυχίες σε χρόνο πάνω από 1 δισ. Ώρες).

Σε σύγκριση με τα ενσωματωμένα πυριτιούχα ολοκληρωμένα κυκλώματα, τα τσιπ FD-SOI έχουν πολύ λιγότερο όγκο (πορτοκαλί) ευάλωτοι στα μαλακά σφάλματα

Απαιτείται χαμηλή κατανάλωση ενέργειας, σε <40mW worst case in an 100kHz 85°C application and 75mW in a different 200MHz application.

Για να δώσει κάποια ιδέα για την ικανότητα, η έκδοση 40k κυττάρων θα είναι ικανή τόσο για γεφύρωση βίντεο όσο και για επεξεργασία βίντεο, δήλωσε τα χέρια, προσθέτοντας ότι θα μπορούσε να υποστηρίξει πολλαπλές οθόνες.

Η γρήγορη εκκίνηση προέρχεται από τη χρήση quad SPI μνήμης που εκτελείται μέχρι και 150MHz ως μη πτητική αποθήκευση διαμόρφωσης.

Τα χέρια εξήγησαν ότι, μετά από να μιλήσει σε πέντε προμηθευτές μνήμης SPI, η Lattice ανέπτυξε ένα πρόγραμμα ανάγνωσης power-up, το οποίο διερευνά τους πίνακες 'SFDP' (σειριακά φλας που μπορούν να εντοπιστούν) στη μνήμη. «Χρησιμοποιούμε την ικανότητα γύρω από το SFDP για να καθορίσουμε αν η μνήμη SPI είναι έτοιμη να χρησιμοποιηθεί ή όχι», είπε. Το FPGA στη συνέχεια φορτώνει και ενεργεί σε δεδομένα διαμόρφωσης IO πρώτα - εξ ου και τα 3ms σε σταθερό IO - και στη συνέχεια φορτώνει το υπόλοιπο της διαμόρφωσης για να πάρει ολόκληρο το FPGA λειτουργώντας όπως έχει προγραμματιστεί λιγότερο από 15ms από την ενεργοποίηση, ισχυρίζεται.

Πίνακας ανάπτυξης αισθητήρων για το CrossLink-NX

Για να προχωρήσει μαζί με τις συσκευές Nexus, η Lattice έχει ενημερώσει το εργαλείο σχεδίασης Radiant στην έκδοση 2.0. "Εκτός από την προσθήκη υποστήριξης για συσκευές υψηλότερης πυκνότητας, όπως η οικογένεια CrossLink-NX FPGA, το ενημερωμένο εργαλείο σχεδίασης προσφέρει επίσης νέα χαρακτηριστικά που το καθιστούν γρηγορότερο και ευκολότερο από το να αναπτύξουν σχέδια βασισμένα σε FPGA", σύμφωνα με την εταιρεία.

"Οι προγραμματιστές με μικρή ή και καθόλου εμπειρία που εργάζονται με FPGA θα πρέπει να είναι σε θέση να αξιοποιήσουν γρήγορα τα αυτοματοποιημένα χαρακτηριστικά του Radiant Lattice", δήλωσε ο Roger Do. "Το εργαλείο τους οδηγεί στη ροή του σχεδιασμού από τη δημιουργία του σχεδιασμού, την εισαγωγή IP, την υλοποίηση, την παραγωγή bit-stream, τη λήψη της ροής bit σε FPGA".
Για τους έμπειρους προγραμματιστές FPGA, πρόσθεσε, το v2.0 επιτρέπει πιο λεπτομερή έλεγχο των ρυθμίσεων FPGA εάν απαιτούνται συγκεκριμένες βελτιστοποιήσεις.

Τα πρόσθετα χαρακτηριστικά περιλαμβάνουν:

• Εργαλείο εντοπισμού σφαλμάτων on-chip για τον εντοπισμό σφαλμάτων σε πραγματικό χρόνο - οι εικονικοί διακόπτες ή τα LED μπορούν να εισαχθούν στον κώδικα για να επιβεβαιώσουν τη βιωσιμότητα. Οι ρυθμίσεις του σκληρού μπλοκ IP μπορούν να αλλάξουν.
• Βελτιωμένη ανάλυση χρονισμού για ακριβέστερο σχεδιασμό ιχνών και διαδρομών και χρονοδιάγραμμα ρολογιών για την αποφυγή συμφόρησης σχεδιασμού και θερμικών προβλημάτων.
• Ο μηχανικός επεξεργαστής αλλαγής σειράς (ECO) επιτρέπει τώρα τη σταδιακή αλλαγή ενός σχεδιασμού χωρίς να χρειάζεται να ανασυγκροτηθεί ολόκληρη η βάση δεδομένων FPGA.
• Ο υπολογιστής "Simultaneous Output Switching" (SSO) αναλύει την ατομική ακεραιότητα του ακροδέκτη σε γειτνίαση με άλλες ακίδες.

Στην κορυφή του Radiant 2.0, υπάρχει μια βιβλιοθήκη πυρήνων IP, συμπεριλαμβανομένων των διεπαφών MIPI D-PHY, PCIe, SGMII και OpenLDI, καθώς και επιδείξεις για κοινές εφαρμογές ενσωματωμένων οραμάτων, όπως συσσωμάτωση αισθητήρων εικόνας 4: 1.

Για μηχανική μάθηση και χρήση τεχνητής νοημοσύνης, μπορούν να χρησιμοποιηθούν τα εργαλεία SenseAI της εταιρείας.